Renesas adota o compilador do encontro RTL da cadência
Afixado em ferramentas de desenvolvimento, ajuntador do compilador, PLD, FPGA, ASIC,…, notícia da companhiaEm segunda-feira, janeiro 29, 2007
Cadência Projeto Sistemas, Inc. anunciou que Renesas Tecnologia Corp. adotou o compilador do encontro RTL da cadência em seus jogos do projeto de ASIC. Renesas está estendendo seus jogos atuais e metodologias de ASIC para adicionar a sustentação para o compilador do encontro RTL.
Renesas avaliou com sucesso o compilador do encontro RTL em grandes blocos de capacidade elevada de ASIC. Os blocos resultantes conseguiram a maior melhoria do sincronismo, a redução na área, a redução dinâmica do poder e uma pulso de disparo-árvore mais simples.
|
O compilador do encontro RTL com síntese global provou através dos tapeouts entregar o desempenho melhorado, menor morre tamanhos, consumo de uma mais baixa potência, e um fechamento mais rápido do projeto através do lugar e da rota. Esta habilidade de produzir menor, mais rapidamente e umas microplaquetas mais frescas em menos tempo aumentou a concorrência do cliente.
Cadência da fonte
Entradas relacionadas possíveis:
![[O sistema encaixado rola-b]](images/roll/roll-b-4.gif)












