A liberação de OVM 2.0 (metodologia aberta) - gráficos da verificação do mentor, cadência

Os gráficos e a cadência do mentor anunciaram a liberação de OVM 2.0, versão nova da metodologia aberta da verificação (OVM). O OVM é baseado no IEEE SystemVerilog 1800 padrão e as sustentações os coordenadores projetam e das verificações que desenvolvem os ambientes avançados da verificação que oferecem uns níveis mais elevados de integração e uma mobilidade do IP da verificação. O OVM está inteiramente aberto, e inclui a biblioteca e o código fonte da classe que está disponível para transferência. A metodologia é não-vendedor específico e é interoperável com línguas múltiplas e simuladores. OVM 2.0 incluem a sustentação direta para classes parameterized na fábrica de OVM e o built-in elimina erros da sustentação para conexões de TLM (Transação-nível que modela) durante todo a hierarquia. Esta versão nova de OVM estende o mecanismo seqüencial provado do estímulo no OVM com relações de TLM.

Abra a metodologia da verificação (OVM)

O guia de usuário de OVM fornece a documentação direta em todos os aspectos do OVM, incluindo uma revisão extensiva de TLM para a verificação, directrizes desenvolvendo componentes reusáveis da verificação de OVM, instruções para testes da verificação do edifício, e discussões detalhadas nas características mais avançadas do OVM. O guia igualmente inclui uma exibição extensiva do exemplo como aplicar estes conceitos à criação de um ambiente hierárquico cheio da verificação, incluindo os testes que configuram o ambiente e selecionam as seqüências desejadas do estímulo exercitar a funcionalidade exigida.

Sobre OVM (abra a metodologia da verificação)
O OVM é criado para facilitar a interoperabilidade de SystemVerilog com uma biblioteca padrão e uma metodologia provada. Este produto da fonte aberta é o resultado do desenvolvimento conjunto entre gráficos do mentor e cadência. OVM combina o Planta-à-Fechamento incisivo URM da cadência (metodologia universal reusar) e o mentor AVM (metodologia avançada da verificação), e é útil em dois terços dos simuladores de SystemVerilog do mundo. O OVM igualmente facilitará o desenvolvimento e o uso de IP apto para a utilização da verificação (VIP) escrito em SystemVerilog (IEEE 1800), em SystemC (IEEE 1666), e em línguas de e (IEEE 1647).

Recursos:

• Liberação de imprensa da metodologia aberta da verificação (OVM) 2.0 (http://www.ovmworld.org/press_release_091108.php)
• Abra a vista geral da metodologia da verificação (OVM) (http://www.ovmworld.org/overview.php)