microplaqueta Braço-baseada no silicone de 65nm de UMC no processo do isolador (SOI)

UMC e o BRAÇO anunciaram que uma microplaqueta do teste construída com as bibliotecas do BRAÇO SOI (silicone no isolador) estêve gravada-para fora com sucesso no processo de 65nm SOI de UMC. Este grave-para fora em UMC representa a etapa seguinte para a adopção do grosso da população da tecnologia do nanômetro SOI para a velocidade e o poder melhorados no sistema complexo em microplaquetas (SOCs). A microplaqueta do teste consiste em um jogo do IP físico do BRAÇO que usa uma biblioteca de pilha padrão, uma biblioteca do I/O e um compilador da memória do único-porto SRAM.

Lee Chung, vice-presidente do mercado incorporado em UMC, disse:

Nós estamos muito felizes com o resultado desta parceria, que permitiu que nós se transformem a primeira fundição para desenvolver e oferecer uma solução completa de 65nm SOI…

Nós leveraged a perícia forte de SOI do BRAÇO do lado da sustentação do projeto junto com nosso processo da produção de volume 65nm para desenvolver e trazer rapidamente este processo de SOI ao mercado. Nós olhamos para a frente a oferecer esta tecnologia do competidor a nossos clientes da fundição…

Para ajudar UMC a derivar uma versão de SOI de seu volume existente 65nm CMOS L65SP, o BRAÇO forneceu os módulos específicos exigidos para desenvolver e qualificar o processo, incluindo réguas do projeto, caracterização elétrica dos dispositivos e modelando para a simulação de circuito. O processo resultante de L65SOI caracteriza os transistor finos do óxido da porta da tensão nominal do multi-ponto inicial 1V, transistor grossos nominais do óxido da porta 2.5V para o I/O e 1V 0.62 um bitcell nominal dos transistor SRAM de quadrado-mícron 6. Um jogo cheio do projeto de processo é agora no lugar e de modo operacional por clientes.

Tom Lantzsch, vice-presidente, mercado, IP físico, BRAÇO:

A demanda forte de IDMs para o desempenho fornecido pela tecnologia de SOI existe no mercado hoje…

Nós antecipamos que este processo novo, UMC direto disponível, permitirá companhias fabless principais do projeto de avaliar a tecnologia de SOI e começará projectos piloto. A etapa seguinte será alargar as ofertas, estendê-la a uns nós mais avançados do processo e introduzir um programa cheio da fundição similar a nossas ofertas no espaço do CMOS do volume…

As pilhas padrão do BRAÇO usadas na microplaqueta do teste suportam o multi-VT e a rede eléctrica pública do multi-poder projeta, o I/O é o sinal 3.3V tolerante e o compilador da memória é aperfeiçoado para o consumo de alta velocidade e baixa potência. A análise de circuito inicial indica que o projeto conserva até 20 por cento na área e 30 por cento no consumo de potência, comparado a uma peça produzida para alcangar o mesmo desempenho no volume CMOS em 65nm. A tecnologia de SOI igualmente oferece até 28 por cento de impulso da velocidade com 10 por cento de redução do poder sobre o volume CMOS.

Leitura mais adicional: microplaqueta Braço-baseada no processo de SOI de UMC