IP - Propriété intellectuelle

Le dégagement d'OVM 2.0 (méthodologie ouverte de vérification) - graphiques de mentor, cadence
Les graphiques et la cadence de mentor ont annoncé le dégagement d'OVM 2.0, nouvelle version de la méthodologie ouverte de vérification (OVM). Les [...]
- 14 septembre 2008
Cypress offre la ressource libre d'IP (propriété intellectuelle) pour des conceptions de PSoC
Cypress a annoncé le nouveau site Web de bibliothèque de solutions de Cypress, une ressource libre d'IP (propriété intellectuelle) adressant une étendue des applications large [...]
- 12 mai 2008

FireLink a prolongé le noyau d'IP de couche liaison 1394b pour des dispositifs de Xilinx FPGA - DapTechnology
DapTechnology a annoncé que le produit de noyau d'IP prolongé par FireLink de couche liaison 1394b est maintenant disponible pour des dispositifs de Xilinx FPGA. Les [...]
- 16 septembre 2007
Noyaux d'IP de modulation de télévision de Digitals - MindWay et Xilinx
Xilinx et MindWay S.r.l. ont annoncé que la disponibilité de Virtex-5 et de Spartan-3E FPGAs-a basé des noyaux numériques d'IP de modulation de télévision. C'est un [...]
- 8 septembre 2007
L'IP physique de BRAS pour 130nm conçoit - Dongbu HiTek
Dongbu HiTek, une compagnie coréenne, a annoncé que la disponibilité immédiate de son BRAS de basse puissance et de vitesse-et-densité a optimisé l'IP physique pour les concepteurs [...]
- 23 juillet 2007
Nouveaux noyaux d'IP pour le famille de LatticeXP2 FPGA - trellis
Le trellis a annoncé que la disponibilité immédiate de l'IP de 45 ispLeverCORE et des tiers noyaux d'IP de fournisseur pour ses nouveaux 90 nanomètre a enfoncé [...]
- 28 juin 2007
Noyau de Quadruple-MAC DSP - CEVA-X1641 - CEVA
CEVA a annoncé CEVA-X1641 le noyau de Quadruple-MAC DSP, conçu pour courir les tâches intensives fortement informatiques qui exigent le flux de données élevé et [...]
- 23 juin 2007
Noyau d'IP de contrôleur de Xilinx LogiCORE FlexRay
Xilinx renforce sa solution pour des applications des véhicules à moteur en libérant son IP à canal unique de contrôleur de LogiCORE FlexRay (la propriété intellectuelle), optimisée pour les [...]
- 19 juin 2007
plate-forme SoC de conception de 45nm CMOS pour l'électronique grand public sans fil et portative - STMicroelectronics
STMicroelectronics a dévoilé des détails de sa plate-forme de conception de 45nm CMOS pour le Système-sur-Morceau prochain-GEN (SoC), visée pour l'électronique grand public sans fil et portative. [...]
- 14 juin 2007
Programme manuel de catalyseur de méthodologie de vérification (VMM) - Synopsys
Synopsys a annoncé son programme manuel de catalyseur de méthodologie de vérification (VMM) pour accélérer plus loin l'adoption répandue du l'industrie-principal VMM pour [...]
- 6 juin 2007
morceau Bras-basé sur le silicium du 65nm d'UMC sur le processus de l'isolateur (SOI)
UMC et BRAS ont annoncé qu'un morceau d'essai construit avec des bibliothèques du BRAS SOI (silicium sur l'isolateur) a été attaché du ruban adhésif-dehors avec succès sur [...]
- 5 juin 2007
Le BRAS a annoncé l'IP adaptatif de vérification d'AMBA pour le système de communication de Sur-Morceau
À la quarante-quatrième conférence de conception automatisée à San Diego, le BRAS a annoncé l'IP adaptatif de vérification d'AMBA. Le produit combine [...]
- 5 juin 2007
Modèle libre de simulation de noyau d'IP de PCI Express - FONTE
La FONTE a annoncé un modèle libre de simulation de noyau d'IP de PCI Express. La démo de modèle de partie postérieure de noyau de PCIe (CBM) des [...]
- 4 juin 2007
Nouveaux version du noyau 2000 d'IP d'encodeur de JPEG, appropriées au système d'ASIC et de FPGA - FONTE
La FONTE a annoncé la nouvelle version du noyau 2000 d'IP de l'encodeur de JPEG (JPEG2K-E), qui sera embarquée dans Q3 cette année. Ces [...]
- 4 juin 2007
Architecture d'USB PHY pour 1.8 volt de dispositifs - Chipidea
Chipidea a présenté une nouvelle architecture de couche physique d'USB utilisant des dispositifs de 1.8V E/S. La nouvelle architecture d'USB PHY offre complets [...]
- 1er juin 2007
Conception de référence de Mini-PCI de 5.8 gigahertz WiMAX - Wavesat
Wavesat a annoncé la disponibilité immédiate de sa conception de référence de Mini-PCI de 5.8 gigahertz WiMAX, optimisée pour permettre à des fabricants [...]
- 31 mai 2007
Augmentez la méthodologie de référence (IRM) pour le microprocesseur d'ARM1176JZF-S Synthesizable - Synopsys et BRAS
Synopsys et BRAS ont annoncé une méthodologie augmentée de référence d'exécution (les IRM) pour le microprocesseur synthesizable d'ARM1176JZF-S, permettant la haute performance rapide et les [...]
- 31 mai 2007
DesignWare Serial ATA (SATA) a avancé l'interface de contrôleur de centre serveur (AHCI) - Synopsys
Synopsys ajoutent la nouvelle bibliothèque à sa solution de DesignWare. La compagnie a annoncé que le dégagement son DesignWare Serial ATA (SATA) a avancé le centre serveur [...]
- 31 mai 2007
Conformité de Synopsys PCI Express et certification d'IP d'USB 2.0
Synopsys a annoncé la conformité de son PCI Express et la certification de ses solutions d'IP d'USB 2.0 pour la plate-forme commune [...]
- 25 mai 2007
Coprocesseur de DSP pour des noyaux à 32 bits de processeur de Cortus aps - FONTE
La FONTE a annoncé la disponibilité d'un coprocesseur de DSP pour la famille de Cortus aps des noyaux à 32 bits d'IP de processeur. Les aps [...]
- 24 mai 2007

IP - Propriété intellectuelle

RÉFÉRENCE

RECHERCHE

INTÉRÊT