IP - Propriété D'Intelectual

FireLink a prolongé le noyau d'IP de couche du lien 1394b pour des dispositifs de Xilinx FPGA - DapTechnology
DapTechnology a annoncé que le produit de noyau d'IP de couche du lien 1394b prolongé par FireLink est maintenant disponible pour des dispositifs de Xilinx FPGA. [... ]
- septembre 16, 2007
Noyaux d'IP de modulation de télévision de Digital - MindWay et Xilinx
Xilinx et MindWay S.r.l. ont annoncé la disponibilité de Virtex-5 et Spartan-3E FPGAs-a basé des noyaux numériques d'IP de modulation de télévision. C'est [... ]
- septembre 8, 2007

IP physique de BRAS pour des conceptions de 130nm - Dongbu HiTek
Dongbu HiTek, une compagnie coréenne, a annoncé la disponibilité immédiate de son BRAS de basse puissance et la vitesse-et-densité a optimisé l'IP physique pour des concepteurs [... ]
- juillet 23, 2007
Nouveaux noyaux d'IP pour la famille de LatticeXP2 FPGA - trellis
Le trellis a annoncé la disponibilité immédiate de l'IP de 45 ispLeverCORE et les tiers noyaux d'IP de fournisseur pour ses nouveaux 90 nm ont enfoncé [... ]
- juin 28, 2007
Noyau de l'Quadruple-Imper DSP - CEVA-X1641 - CEVA
CEVA a annoncé CEVA-X1641 le noyau de l'Quadruple-Imper DSP, conçu pour courir intensifs fortement informatiques charge qui exigent le flux de données élevé et [... ]
- juin 23, 2007
Noyau d'IP De Contrôleur De Xilinx LogiCORE FlexRay
Xilinx renforce sa solution pour des applications des véhicules à moteur en libérant son IP à canal unique de contrôleur de LogiCORE FlexRay (propriété intelectual), optimisée pour [... ]
- juin 19, 2007
plateforme SoC de conception de 45nm CMOS pour l'électronique grand public sans fil et portative - STMicroelectronics
STMicroelectronics a dévoilé des détails de sa plateforme de conception de 45nm CMOS pour le Système-sur-Morceau prochain-GEN (SoC), visée pour l'électronique grand public sans fil et portative. [... ]
- juin 14, 2007
Programme Manuel De Catalyseur De Méthodologie De Vérification (VMM) - Synopsys
Synopsys a annoncé son programme manuel de catalyseur de méthodologie de vérification (VMM) pour promouvoir accélèrent l'adoption répandue du VMM industrie-principal pour [... ]
- juin 6, 2007
morceau Bras-basé sur le silicium d'UMC’s 65nm sur le processus du isolateur (SOI)
UMC et BRAS ont annoncé qu'un morceau d'essai construit avec des bibliothèques du BRAS SOI (silicium sur le isolateur) a été attaché du ruban adhésif-dehors avec succès dessus [... ]
- juin 5, 2007
Le BRAS a annoncé l'IP adaptatif de vérification d'AMBA pour le système de communication de Sur-Morceau
À la quarante-quatrième conférence de conception automatisée à San Diego, le BRAS a annoncé l'IP adaptatif de vérification d'AMBA. Les cartels de nouveau produit [... ]
- juin 5, 2007
Modèle libre de simulation de noyau exprès d'IP de PCI - FONTE
La FONTE a annoncé un modèle libre de simulation de noyau exprès d'IP de PCI. La Démo modèle principale de noyau de PCIe (CBM) du [... ]
- juin 4, 2007
Nouveaux version du noyau 2000 d'IP d'encodeur de JPEG, appropriées au système d'ASIC et de FPGA - FONTE
La FONTE a annoncé la nouvelle version du noyau 2000 d'IP de l'encodeur de JPEG (JPEG2K-E), qui sera embarquée dans Q3 cette année. Ceci [... ]
- juin 4, 2007
Architecture d'USB PHY pour 1.8 volt de dispositifs - Chipidea
Chipidea a présenté une nouvelle architecture de couche physique d'USB à l'aide des dispositifs de 1.8V E/S. La nouvelle architecture d'USB PHY offre complet [... ]
- juin 1, 2007
5.8 Conception De Référence De Gigahertz WiMAX Mini-PCI - Wavesat
Wavesat a annoncé la disponibilité immédiate de sa 5.8 conception de référence de gigahertz WiMAX Mini-PCI, optimisée pour permettre des fabricants [... ]
- mai 31, 2007
Augmentez la méthodologie de référence (iRM) pour le microprocesseur d'ARM1176JZF-S Synthesizable - Synopsys et BRAS
Synopsys et BRAS ont annoncé une méthodologie augmentée de référence d'exécution (iRM) pour le microprocesseur synthesizable d'ARM1176JZF-S, permettant le rendement élevé rapide et [... ]
- mai 31, 2007
DesignWare ATA Périodique (SATA) A avancé L'Interface De Contrôleur De Centre serveur (AHCI) - Synopsys
Synopsys ajoutent la nouvelle bibliothèque à sa solution de DesignWare. La compagnie a annoncé le dégagement son DesignWare ATA que périodique (SATA) a avancé le centre serveur [... ]
- mai 31, 2007
Conformité exprès de PCI de Synopsys et certification d'IP d'USB 2.0
Synopsys a annoncé la conformité de son PCI exprès et la certification de ses solutions d'IP d'USB 2.0 pour la plateforme commune [... ]
- mai 25, 2007
DSP Coprocessor pour des noyaux de 32 bits de processeur de Cortus aps - FONTE
La FONTE a annoncé la disponibilité d'un coprocessor de DSP pour la famille de Cortus aps des noyaux de 32 bits d'IP de processeur. L'Aps [... ]
- mai 24, 2007
Usb 2.0 Sur-Le-Vont PHY pour le processus de 65nm - Synopsys
Synopsys a annoncé que son USB 2.0 de DesignWare nanoPHY est la première propriété intellectuelle d'USB 2.0 PHY (IP) pour 65nm de TSMC [... ]
- mai 17, 2007
Famille de GZIP des noyaux de CebaIP pour la conception de stockage et de réseaux de données ASICs et FPGAs - Cebatech
CebaTech a annoncé la disponibilité de la famille de GZIP des noyaux de CebaIP. La famille de GZIP fournit des données lossless, norme-basées et complètes [... ]
- mai 15, 2007

IP - Propriété D'Intelectual

RÉFÉRENCE

RECHERCHE

INTÉRÊT