plate-forme SoC de conception de 45nm CMOS pour l'électronique grand public sans fil et portative - STMicroelectronics

STMicroelectronics a dévoilé des détails de sa plate-forme de conception de 45nm CMOS pour le Système-sur-Morceau prochain-GEN (SoC), visée pour l'électronique grand public sans fil et portative. La plate-forme de basse puissance marginale de 45nm CMOS a été déjà utilisée pour accomplir, ou attachez du ruban adhésif-dehors, la conception d'un dispositif fortement intégré de SoC du démonstrateur 45nm. Cette conception de morceau inclut un système avancé d'unité centrale de traitement de duel-noyau et une hiérarchie de mémoire associée, comportant les techniques de basse puissance sophistiquées exigées au noeud de la technologie transformatrice 45nm pour combiner de nouveaux niveaux d'exécution avec la consommation de puissance faible très.

Laurent Bosson, STMicroelectronics, indiqué :

L'accès tôt à la technologie de basse puissance de 45nm CMOS est crucial à d'industrie-principaux fabricants dans leur développement de nouveaux produits de consommation sans fil et portatifs, particulièrement pour les bornes tenues dans la main des multimédia 3G et 4G de la deuxième génération…

Le silicium s'est développé à l'aide de la plate-forme de basse puissance du 45nm CMOS de la rue permettra à des applications de combiner la performance très haute avec la consommation de puissance faible…

La nouvelle plate-forme de basse puissance de conception, qui profite pleinement des dispositifs et de la modularité multiples de la technologie transformatrice 45nm, a été développée à l'emplacement de STMicroelectronics dans Crolles, près de Grenoble, la France, et vérifiée au service de gaufrette de 300mm actionné par l'alliance Crolles2.

En commun avec d'autres plates-formes 45nm étant préparées pour le déploiement, les dispositifs 45nm de processus de basse puissance de la rue tous les modules avancés requis pour la performance à haute densité et haute. Ces modules importants incluent : lithographie de l'immersion 193nm pour des couches de structuration critiques ; isolement de peu profond-fossé et facteurs de force de transistor ; la technologie avancée de jonction, utilisant la milliseconde recuisent ; et diélectrique très bas-k d'en cuivre d'inter-métal, permettant des capacités réduites d'interconnexion. En outre deux bibliothèques de cellules sont disponibles : on a optimisé pour la haute performance et l'autre pour la consommation de puissance faible, donnant à des concepteurs un choix riche des options.

La plate-forme de la conception 45nm est pleinement approuvée par les industrie-principaux outils de DAO de la cadence, des graphiques de mentor, du Synopsys et du magma par les solutions de conception qui ont été développées dans l'association entre la rue et les groupes des sociétés respectifs de recherche et développement d'individu d'EDA, permettant à des clients de commencer immédiatement à concevoir les solutions avancées de SoC utilisant les outils industriellement compatibles familiers.

Promouvez les détails techniques de la pleine bibliothèque 45nm et concevez la plate-forme, l'incluez :

• Les densités de jusqu'à 1600 K portes par place millimètre sont disponibles, soutenant un approvisionnement de noyau en 1.1V, avec des lancements en métal de 0.14 micron et de six à dix couches réseau en métal.
• Des éléments multiples de bibliothèque peuvent être choisis au niveau de conception et être employés dans le même bloc de conception, fournissant à des utilisateurs de la plate-forme une plus grande flexibilité dans la puissance de linéarisation d'exécution et. Ces possibilités permettent un développement plus rapide des morceaux pour l'usage dans les produits à rendement élevé et puissance-sensibles.
• Les techniques de réduction de puissance incluent le vdd adaptatif, basse opération de vdd, l'arrêt de puissance, bas courant de réserve en mode de conservation, bloquent et plus.
• Mémoires incluses extrêmement denses : mémoires de simple-port utilisant le six-transistor SRAMcells, avec des tailles de secteur vers le bas à 0.25 micron carré.
• Gamme complète des cellules de l'entrée-sortie 1.8V.
• Une variante de processus peu coûteuse entièrement compatible pour la DRACHME incluse avec l'amélioration triple de densité contre SRAM est en cours de développement.
• En plus, le processus a déjà enregistré d'excellents résultats, y compris les circuits élevés d'essai de Multimegabit SRAM de rendement, et entièrement - les circuits fonctionnels d'essai de SRAM fonctionnant à une tension d'alimentation de 1.1V vers le bas à 0.9V.
• Une large brochure d'IP d'analogue et de radiofréquence (propriété intellectuelle) est en cours de développement pour parer au besoin de système d'un seul morceau superbe-intégré, alors que des modules numériques sophistiqués d'IP tels que des microprocesseurs et le DSPs seront également fournis.

Source : Plate-forme SoC de conception de STMicroelectronics 45nm CMOS