IP - Característica intelectual
El lanzamiento de OVM 2.0 (metodología abierta) de la verificación - gráficos del mentor, cadencia Los gráficos y la cadencia del mentor han anunciado el lanzamiento de OVM 2.0, nueva versión de la metodología abierta de la verificación (OVM). Los [...] - 14 de septiembre de 2008
Cypress ofrece el recurso libre de IP (característica intelectual) para los diseños de PSoC Cypress anunció el nuevo Web site de la biblioteca de las soluciones de Cypress, un recurso libre de IP (característica intelectual) que trataba una amplia gama de los usos [...] - 12 de mayo de 2008
FireLink amplió la base para los dispositivos de Xilinx FPGA - DapTechnology del IP de la capa de acoplamiento 1394b DapTechnology anunció que el producto extendido FireLink de la base del IP de la capa de acoplamiento 1394b está disponible ahora para los dispositivos de Xilinx FPGA. Los [...] - 16 de septiembre de 2007
Corazones del IP de la modulación de la televisión de Digitaces - MindWay y Xilinx Xilinx y MindWay S.r.l. anunciaron que la disponibilidad de Virtex-5 y de Spartan-3E FPGAs-basó corazones digitales del IP de la modulación de la televisión. Esto es un [...] - 8 de septiembre de 2007
El IP físico del BRAZO para 130nm diseña - Dongbu HiTek Dongbu HiTek, compañía coreana, anunció que la disponibilidad inmediata de su BRAZO de baja potencia y de la velocidad-y-densidad optimizó el IP físico para los diseñadores [...] - 23 de julio de 2007
Nuevos corazones del IP para la familia de LatticeXP2 FPGA - enrejado El enrejado anunció que la disponibilidad inmediata del IP de 45 ispLeverCORE y de los corazones de tercera persona del IP del vendedor para sus nuevos 90 nanómetro encajó [...] - 28 de junio de 2007
Base del Patio-MAC DSP - CEVA-X1641 - CEVA CEVA anunció CEVA-X1641 la base del Patio-MAC DSP, diseñada para funcionar con las tareas intensivas altamente de cómputo que requieren alto rendimiento de procesamiento de datos y [...] - 23 de junio de 2007
Base del IP del regulador de Xilinx LogiCORE FlexRay Xilinx consolida su solución para los usos automotores lanzando su IP monocanal del regulador de LogiCORE FlexRay (la característica intelectual), optimizada para los [...] - 19 de junio de 2007
plataforma SoC del diseño de 45nm Cmos para los productos electrónicos de consumo sin hilos y portables - STMicroelectronics STMicroelectronics reveló los detalles de su plataforma del diseño de 45nm Cmos para la Sistema-en-Viruta siguiente-GEN (SoC), apuntada para los productos electrónicos de consumo sin hilos y portables. [...] - 14 de junio de 2007
Programa manual del catalizador de la metodología de la verificación (VMM) - Synopsys Synopsys anunció su programa manual del catalizador de la metodología de la verificación (VMM) para acelerar más lejos la adopción extensa de el VMM industria-principal para [...] - 6 de junio de 2007
viruta Brazo-basada en el silicio de 65nm de UMC en proceso del aislador (SOI) UMC y el BRAZO anunciaron que una viruta de la prueba construida con las bibliotecas del BRAZO SOI (silicio en aislador) fue grabada-hacia fuera con éxito en [...] - 5 de junio de 2007
El BRAZO anunció el IP adaptante de la verificación de AMBA para el sistema de comunicación de la En-Viruta En la 44.a conferencia de la automatización de diseño en San Diego, el BRAZO anunció el IP adaptante de la verificación de AMBA. El nuevo producto combina [...] - 5 de junio de 2007
Modelo libre de la base del IP de PCI Express - MOLDE de la simulación El MOLDE anunció un modelo libre de la simulación de la base del IP de PCI Express. La versión parcial de programa del modelo de la parte de la base de PCIe (CBM) de los [...] - 4 de junio de 2007
Nuevos versión de la base 2000 del IP del codificador del JPEG, convenientes para el sistema de ASIC y de FPGA - MOLDE El MOLDE anunció la nueva versión de la base 2000 del IP del codificador del JPEG (JPEG2K-E), que será enviada en Q3 este año. Estos [...] - 4 de junio de 2007
Arquitectura del USB PHY para 1.8 voltios de dispositivos - Chipidea Chipidea introdujo una nueva arquitectura de la capa física del USB usando los dispositivos de 1.8V IO. La nueva arquitectura del USB PHY ofrece completos [...] - 1 de junio de 2007
Diseño de la referencia del Mini-PCI de 5.8 gigahertz WiMAX - Wavesat Wavesat anunció la disponibilidad inmediata de su diseño de la referencia del Mini-PCI de 5.8 gigahertz WiMAX, optimizada para no prohibir a fabricantes [...] - 31 de mayo de 2007
Realce la metodología de la referencia (iRM) para el microprocesador de ARM1176JZF-S Synthesizable - Synopsys y BRAZO Synopsys y el BRAZO anunciaron una metodología realzada de la referencia de la puesta en práctica (los iRM) para el microprocesador synthesizable de ARM1176JZF-S, permitiendo alto rendimiento rápido y [...] - 31 de mayo de 2007
DesignWare Serial ATA (SATA) avanzó el interfaz del regulador del anfitrión (AHCI) - Synopsys Synopsys agrega la nueva biblioteca a su solución de DesignWare. La compañía anunció que el lanzamiento su DesignWare Serial ATA (SATA) avanzó el anfitrión [...] - 31 de mayo de 2007
Conformidad de Synopsys PCI Express y certificación del IP del USB 2.0 Synopsys anunció la conformidad de su PCI Express y la certificación de sus soluciones del IP del USB 2.0 para la plataforma común [...] - 25 de mayo de 2007
Coprocesador para los corazones de 32 bits del procesador de Cortus APS - MOLDE de DSP El MOLDE anunció la disponibilidad de un coprocesador de DSP para la familia de Cortus APS de corazones de 32 bits del IP del procesador. Los APS [...] - 24 de mayo de 2007