IP - Intelectual Eigenschaft

FireLink verlängerte Verbindung 1394b Schicht IP Kern für Xilinx FPGA Vorrichtungen - DapTechnology
DapTechnology verkündete, daß FireLink verlängertes Verbindung 1394b Schicht IP Kernprodukt jetzt für Xilinx FPGA Vorrichtungen vorhanden ist. [... ]
- September 16, 2007
Digital Fernsehen-Modulation IP Kerne - MindWay und Xilinx
Xilinx und MindWay S.r.l. verkündeten die Verwendbarkeit von Virtex-5 und Spartan-3E FPGAs-gründete digitale Fernsehenmodulation IP Kerne. Dieses ist [... ]
- September 8, 2007

ARM-KÖRPERLICHES IP für die 130nm Designs - Dongbu HiTek
Dongbu HiTek, eine koreanische Firma, verkündete die sofortige Verwendbarkeit seines Niederleistungs ARMES und Geschwindigkeit-und-Dichte optimierte körperliches IP für Entwerfer [... ]
- Juli 23, 2007
Neue IP Kerne für LatticeXP2 FPGA Familie - Gitter
Gitter verkündete die sofortige Verwendbarkeit von 45 ispLeverCORE IP und third-Partei Verkäufer IP Kerne für seine neuen 90 nm betteten ein [... ]
- Juni 28, 2007
Kern des Viererkabel-Quad-MAC DSP - CEVA-X1641 - CEVA
CEVA verkündete den CEVA-X1641 Kern des Viererkabel-Quad-MAC DSP, entworfen, um in hohem Grade intensive rechnerischaufgaben laufen zu lassen, die hohen Datendurchsatz erfordern und [... ]
- Juni 23, 2007
Xilinx LogiCORE FlexRay Steuerpult IP Kern
Xilinx verstärkt seine Lösung für Automobilanwendungen, indem er sein EinkanallogiCORE FlexRay Steuerpult IP (intelectual Eigenschaft) freigibt, optimiert für [... ]
- Juni 19, 2007
45nm CMOS Design-Plattform Soc für drahtlose und bewegliche Verbraucher-Elektronik - STMicroelectronics
STMicroelectronics stellte Details seiner 45nm CMOS Designplattform für System-auf-Span FolgendcGen (Soc) vor, gezielt für drahtlose und bewegliche Verbraucherelektronik. [... ]
- Juni 14, 2007
Überprüfung Methodenlehre Manuelles (VMM) Katalysator-Programm - Synopsys
Synopsys verkündete sein Überprüfung Methodenlehre manuelles (VMM) Katalysator-Programm, um zu fördern beschleunigen weitverbreitete Annahme des Industrie-führenden VMM für [... ]
- Juni 6, 2007
Arm-gegründeter Span auf UMC’s 65nm Silikon auf Isolierung (SOI) Prozeß
UMC und ARM verkündeten, daß ein Testspan, der mit errichtet wurde Bibliotheken des ARMES SOI (Silikon auf Isolierung) erfolgreich an aufgenommen-heraus wurde [... ]
- Juni 5, 2007
ARM verkündete das AMBA anpassungsfähige Überprüfung IP für Auf-Span Kommunikationssystem
Bei der 44th Entwurfsautomatisierung Konferenz in San Diego, verkündete ARM das AMBA anpassungsfähige Überprüfung IP. Die Mähdrescher des neuen Produktes [... ]
- Juni 5, 2007
Freies Simulation Modell PCI des ausdrücklichen IP Kernes - FORM
FORM verkündete ein freies Simulation Modell PCI des ausdrücklichen IP Kernes. Die PCIe Kern-vorbildliche (CBM) Hinterdemo von [... ]
- Juni 4, 2007
Neue Version von JPEG Kodierer IP Kern 2000, verwendbar für ASIC und FPGA System - FORM
FORM verkündete neue Version von JPEG Kodierer (JPEG2K-E) IP Kern 2000, die in Q3 dieses Jahr versendet wird. Dieses [... ]
- Juni 4, 2007
Usb PHY Architektur für 1.8 Volt Vorrichtungen - Chipidea
Chipidea stellte eine neue USB Bitübertragungsschichtarchitektur mit 1.8V IO Vorrichtungen vor. Die neue USB PHY Architektur bietet komplettes an [... ]
- Juni 1, 2007
5.8 Gigahertz WiMAX Mini-PCI Bezugsdesign - Wavesat
Wavesat verkündete die sofortige Verwendbarkeit seines 5.8 Gigahertz WiMAX Mini-PCI Bezugsdesigns, optimiert, um Hersteller zu erlauben [... ]
- Mai 31, 2007
Erhöhen Sie Bezugsmethodenlehre (iRM) für ARM1176JZF-S Synthesizable Mikroprozessor - Synopsys und ARM
Synopsys und ARM verkündeten eine erhöhte Implementierung Bezugsmethodenlehre (iRM) für den ARM1176JZF-S synthesizable Mikroprozessor und ermöglichten schneller hoher Leistung und [... ]
- Mai 31, 2007
DesignWare Serien-ATA (SATA) Rückte Wirt Steuerpult-Schnittstelle (AHCI) - Synopsys Vor
Synopsys fügen neue Bibliothek seiner DesignWare Lösung hinzu. Die Firma verkündete die Freigabe sein DesignWare, das Serien-ATA (SATA) Wirt vorrückte [... ]
- Mai 31, 2007
Synopsys PCI ausdrückliche Befolgung und USB 2.0 IP Bescheinigung
Synopsys verkündete die Befolgung seiner ausdrücklichen PCI und Bescheinigung seiner USB 2.0 IP Lösungen für die allgemeine Plattform [... ]
- Mai 25, 2007
DSP Coprocessor für Cortus APS 32-bit Prozessor-Kerne - FORM
FORM verkündete die Verwendbarkeit eines DSP coprocessor für die Cortus APS Familie der 32-bit Prozessor IP Kerne. Die APS [... ]
- Mai 24, 2007
Usb 2.0 Auf-D-Gehen PHY für den 65nm Prozeß - Synopsys
Synopsys verkündete, daß sein nanoPHY DesignWare USB 2.0 das erste USB 2.0 PHY geistige Eigentum (IP) für 65nm TSMCs ist [... ]
- Mai 17, 2007
GZIP Familie der CebaIP Kerne für Speicher-und Daten-Netzwerkanschluß ASICs und FPGAs - Cebatech
CebaTech verkündete die Verwendbarkeit der GZIP Familie der CebaIP Kerne. Die GZIP Familie stellt die lossless, Standard-gegründeten und kompletten Daten zur Verfügung [... ]
- Mai 15, 2007

IP - Intelectual Eigenschaft

HINWEIS

SUCHE

INTERESSE