PLD, FPGA, ASIC...

Atmel AT91CAP9A-STK Starter-Installationssatz für KAPPE Customizable Mikrocontroller
Atmel führte einen der $750 AT91CAP9A-STK Starter-Installationssatz für seine KAPPE Customizable Mikrocontroller ein. Der AT91CAP9A Starter-Installationssatz erleichtert das anwendungsspezifische Diagramm [... ]
- November 20, 2007
FireLink verlängerte Verbindung 1394b Schicht IP Kern für Xilinx FPGA Vorrichtungen - DapTechnology
DapTechnology verkündete, daß FireLink verlängertes Verbindung 1394b Schicht IP Kernprodukt jetzt für Xilinx FPGA Vorrichtungen vorhanden ist. [... ]
- September 16, 2007

Altera Stecker-u. Spiel-Signal-Vollständigkeit für Stratix II GX FPGA
Altera stellte seine Stecker-u. Spiel-Signal-Vollständigkeit Technologie vor, die FPGA Gebrauch in den leistungsstarken Systemen neu definiert, indem es ein einzelnes ermöglicht [... ]
- September 12, 2007
Digital Fernsehen-Modulation IP Kerne - MindWay und Xilinx
Xilinx und MindWay S.r.l. verkündeten die Verwendbarkeit von Virtex-5 und Spartan-3E FPGAs-gründete digitale Fernsehenmodulation IP Kerne. Dieses ist [... ]
- September 8, 2007
Bildschirm-über-IP und IPTV Bezugsdesign-Demonstration - Xilinx und MBITL
Xilinx und MBITL zeigten ihr gemeinsam entwickeltes Bezugsdesign für Bildschirm-über-IP und IPTV an der internationalen übertragenden Versammlung (IBC). [... ]
- September 7, 2007
Altera Freigabe das EP3SL150 65nm Stratix III FPGA
Altera verkündete den Versand des EP3SL150 Stratix III FPGA. Die Elemente EP3SL150 FPGA der Logik-150K ist das erste Mitglied [... ]
- August 30, 2007
SPAUI Code für Altera Stratix II GX FPGAs - Düne-Netze
Düne-Netze verkündeten die Verwendbarkeit des SPAUI Codes für Stratix II GX FPGAs Alteras. SPAUI ist eine Schnittstelle, die an gegründet wird [... ]
- August 30, 2007
eCosPro RTOS für Altera Nios II eingebetteten Prozessor
Altera und eCosCentric verkündeten die Verwendbarkeit des eCosPro RTOS (Realzeitbetriebssystem) für Nios Alteras II eingebetteten Prozessor. [... ]
- August 30, 2007
Virtex-5 FPGA Gigabit-Ethernet-Entwicklung Installationssatz - Xilinx
Xilinx verkündete die Verwendbarkeit des Virtex-5 FPGA Gigabit-Ethernet-Entwicklung Installationssatzes. Der Installationssatz versieht Entwerfer mit einer kompletten Lösung [... ]
- Juli 11, 2007
eCosPro RTOS für Altera Nios II eingebetteten Prozessor
Altera und eCosCentric verkündeten die Verwendbarkeit des eCosPro RTOS (Realzeitbetriebssystem) für Nios Alteras II eingebetteten Prozessor. [... ]
- Juli 11, 2007
Neue IP Kerne für LatticeXP2 FPGA Familie - Gitter
Gitter verkündete die sofortige Verwendbarkeit von 45 ispLeverCORE IP und third-Partei Verkäufer IP Kerne für seine neuen 90 nm betteten ein [... ]
- Juni 28, 2007
Xilinx Spartan-3A Digital Signalaufbereitung-(DSP) Vorrichtungen
Xilinx verkündete die Verwendbarkeit Spartan-3A DSP (Digital Signalaufbereitung) der Vorrichtungen, die für eine breite Strecke der niedrigen Kosten, Daten verwendbar sind [... ]
- Juni 28, 2007
Xilinx Spartan-3AN Starter-Installationssatz
Xilinx verkündete die sofortige Verwendbarkeit des preiswerten Spartan-3AN Starter-Installationssatzes und kennzeichnete ein System 700K Gatter FPGA, und wird völlig [ ... ] ausgerüstet
- Juni 27, 2007
Actel’s Strahlung-Tolerantes RTAX-SL FPGAs für Raum-Flug Anwendungen
Actel hat die Strahlung-tolerante RTAX-SL FPGA Familie entwickelt, die spezifisch an den Raum-Flug Designs gezielt wird. Actel verkündete auch eine Verlängerung zu seinem [... ]
- Juni 27, 2007
Altera Niedriger Energie EP3C120 65nm Wirbelsturm III FPGA
Altera verkündete den Versand des EP3C120, seine neue preiswerte 65-65-nm Familie des Wirbelsturms III FPGA. Das neue FPGAs verbrauchen [... ]
- Juni 27, 2007
Schroffes Eingebettetes Rechnen Virtex-5 - Nallatech
Nallatech verkündete die Entwicklung der neuen Virtex-5 gegründeten schroffen eingebetteten rechnenden Familie, gegründet nach Standardformfaktoren einschließlich XMC, [... ]
- Juni 26, 2007
Xilinx ISE 9.2i Integrierte Softwareumgebung Design-Werkzeuge
Xilinx hat die neueste Version seiner integrierten Softwareumgebung - ISE 9.2i Designwerkzeuge verkündet. Die neue Version von [... ]
- Juni 26, 2007
TD-SCDMA Digital Vorder-Ende (DFE) Bezugsdesign - Xilinx
Xilinx, Inc., in Teilhaberschaft mehrfacher Zugang Kommunikationen (MAC) Ltd., verkündete die sofortige Verwendbarkeit einer TD-SCDMA Digital Frontseite [... ]
- Juni 23, 2007
Libero IDE für FPGA Design - Actel
Actel Corporation verkündete Version 8.0 seines Libero integrierten Design-Klimas (IDE) für FPGA Design. Die neue Version bietet SmartDesign an, [... ]
- Juni 19, 2007
ASIC Prototyping Systeme - CHIPit - Prodesign
Prodesign verkündete (Mei 2007) die Produkteinführung seiner CHIPit V5 Reihe, das folgende GEN seiner CHIPit Produktfamilie. [... ]
- Juni 15, 2007

PLD, FPGA, ASIC...

HINWEIS

SUCHE

INTERESSE